Company DARS.iT+

Самые современные IT-технологии и оборудование от нашей Компании на Вашей службе. iT+ все для Вас.

Поддержка

Статьи появляются по мере возникновения Ваших вопросов,
заданных в отделе технической поддержки или в письме
на адрес: infodars@yandex.ru

К оглавлению

PCI вер. 2.0-3.0 шина 32/64 питание 3.3-5V

Peripheral Component Interconnect - Внешний соединитель перифирийных компонент.

Синхронная шина для расширения возможности EISA. Продолжение развития VLB. Разрядность 32 или 64 бита. Располагается сегментами, по 4 разъема в сегменте. Сегменты соединяются посредством специальных устройств - Bridge (мост). Разъем имеет 124 контакта. Питание двух типов - 5.0В и 3.3В. Пропускная способность от 132МБ/с до 528МБ/с. Поддержка Bus Master, автоконфигурации.

PCI 2.0 - Тактовая 33Мгц. Первая версия базового стандарта, получившая широкое распространение, использовались как карты, так и слоты с сигнальным напряжением только 5 вольт. Пиковая пропускная способность 80 — 133 Мбайт/с. С 1993 г.
PCI 2.1 - Тактовая до 66Мгц. Работа с одновременно несколькими шинными задатчиками (bus-master) - конкурентный режим. Работа с картами, рассчитанными на напряжение 3,3 вольта, и наличие соответствующих линий питания являлись опциональными. Появились расширения PCI66 и PCI64. Пиковая пропускная способность до 533 Мбайт/с. С 1995 г.
PCI 2.2 - Сделанные в соответствии с этими стандартами карты расширения имеют универсальный ключ разъёма по питанию и способны работать во многих более поздних разновидностях слотов шины PCI, а также, в некоторых случаях, и в слотах версии 2.1.
PCI 2.3 - Несовместима с картами PCI, рассчитанными на использование 5 вольт, несмотря на продолжающееся использование 32-битных слотов с 5-вольтовым ключом. Карты расширения имеют универсальный разъём, но не способны работать в 5-вольтовых слотах ранних версий (до 2.1 включительно).
PCI 3.0 - Завершает переход на карты PCI 3,3 вольт, карты PCI 5 вольт больше не поддерживаются.

Стандарт	Тактовая,MГц	Макс. скорость, Мб/сек	Тип слота	Тип карты
PCI 1.x-2.0	33	133	32-бита, 5В	32-бита, 5В
PCI 2.1-2.3	33	133	32-бита, 5В	32-бита, 5В / универсальный
PCI 2.2-2.3	66	266	32-бита, 3.3В	32-бита, 3.3В / универсальный
PCI64 (v 2.1)	33	266	64-бита, 5В	64-бита, 5В / универсальный
PCI64 (v 2.2)	33	266	64-бита, 3.3В	64-бита, 3.3В / универсальный
PCI64/66	66	533	64 бита, 3.3В	64-бита, 3.3В / универсальный

PCI Universal Card 32/64 bit
 ----------------------------------------------------------------
|    PCI         Component Side (side B)                         |
|                                                                |
|                                                                |
|                                                optional        |
|    ____     mandatory 32-bit pins            64-bit pins  _____|
|___|    |||||||--|||||||||||||||||--|||||||--||||||||||||||
         ^     ^  ^               ^  ^     ^  ^            ^
       b01   b11  b14           b49  b52 b62  b63          b94

PCI 5V Card 32/64 bit
|                                                optional        |
|    ____     mandatory 32-bit pins            64-bit pins  _____|
|___|    ||||||||||||||||||||||||||--|||||||--||||||||||||||

PCI 3.3V Card 32/64 bit
|                                                optional        |
|    ____     mandatory 32-bit pins            64-bit pins  _____|
|___|    |||||||--||||||||||||||||||||||||||--||||||||||||||

               Задняя панель компьютера
                    :------:------:
               -12V |- B1     A1 -| Test Reset
         Test Clock |- B2     A2 -| +12V
             Ground |- B3     A3 -| Test Mode Select
   Test Data Output |- B4     A4 -| Test Data Input
                +5V |- B5     A5 -| +5V
                +5V |- B6     A6 -| Interrupt A
        Interrupt B |- B7     A7 -| Interrupt C
        Interrupt D |- B8     A8 -| +5V
            PRSNT1# |- B9     A9 -| Reserved
           Reserved |- B10   A10 -| +V I/O
            PRSNT2# |- B11   A11 -| Reserved
                    :------:------:
                    :------:------:
           Reserved |- B14   A14 -| Reserved
             Ground |- B15   A15 -| Reset
              Clock |- B16   A16 -| +V I/O
             Ground |- B17   A17 -| Grant
            Request |- B18   A18 -| Ground
             +V I/O |- B19   A19 -| Reserved
         Address 31 |- B20   A20 -| Address 30
         Address 29 |- B21   A21 -| +3.3V
             Ground |- B22   A22 -| Address 28
         Address 27 |- B23   A23 -| Address 26
         Address 25 |- B24   A24 -| Ground
              +3.3V |- B25   A25 -| Address 24
             C/BE 3 |- B26   A26 -| Init Device Select
         Address 23 |- B27   A27 -| +3.3V
             Ground |- B28   A28 -| Address 22
         Address 21 |- B29   A29 -| Address 20
         Address 19 |- B30   A30 -| Ground
              +3.3V |- B31   A31 -| Address 18
         Address 17 |- B32   A32 -| Address 16
             C/BE 2 |- B33   A33 -| +3.3V
             Ground |- B34   A34 -| Cycle Frame
    Initiator Ready |- B35   A35 -| Ground
              +3.3V |- B36   A36 -| Target Ready
      Device Select |- B37   A37 -| Ground
             Ground |- B38   A38 -| Stop
               Lock |- B39   A39 -| +3.3V
       Parity Error |- B40   A40 -| Snoop Done
              +3.3V |- B41   A41 -| Snoop Backoff
       System Error |- B42   A42 -| Ground
              +3.3V |- B43   A43 -| PAR
             C/BE 1 |- B44   A44 -| Address 15
         Address 14 |- B45   A45 -| +3.3V
       M66EN/Ground |- B46   A46 -| Address 13
         Address 12 |- B47   A47 -| Address 11
         Address 10 |- B48   A48 -| Ground
             Ground |- B49   A49 -| Address 9
                    :------:------:
                    :------:------:
          Address 8 |- B52   A52 -| C/BE 0
          Address 7 |- B53   A53 -| +3.3V
              +3.3V |- B54   A54 -| Address 6
          Address 5 |- B55   A55 -| Address 4
          Address 3 |- B56   A56 -| Ground
             Ground |- B57   A57 -| Address 2
          Address 1 |- B58   A58 -| Address 0
             +5 I/O |- B59   A59 -| +V I/O
 Acknowledge 64-bit |- B60   A60 -| Request 64-bit
                +5V |- B61   A61 -| +5V
                +5V |- B62   A62 -| +5V
                    :------:------:
                    :------:------:
           Reserved |- B63   A63 -| Ground
             Ground |- B64   A64 -| C/BE 7
             C/BE 6 |- B65   A65 -| C/BE 5
             C/BE 4 |- B66   A66 -| +V I/O
             Ground |- B67   A67 -| Parity 64-bit
         Address 63 |- B68   A68 -| Address 62
          Address 61|- B69   A69 -| Ground
             +V I/O |- B70   A70 -| Address 60
         Address 59 |- B71   A71 -| Address 58
         Address 57 |- B72   A72 -| Ground
             Ground |- B73   A73 -| Address 56
         Address 55 |- B74   A74 -| Address 54
         Address 53 |- B75   A75 -| +V I/O
             Ground |- B76   A76 -| Address 52
         Address 51 |- B77   A77 -| Address 50
         Address 49 |- B78   A78 -| Ground
             +V I/O |- B79   A79 -| Address 48
         Address 47 |- B80   A80 -| Address 46
         Address 45 |- B81   A81 -| Ground
             Ground |- B82   A82 -| Address 44
         Address 43 |- B83   A83 -| Address 42
         Address 41 |- B84   A84 -| +V I/O
             Ground |- B85   A85 -| Address 40
         Address 39 |- B86   A86 -| Address 38
         Address 37 |- B87   A87 -| Ground
             +V I/O |- B88   A88 -| Address 36
         Address 35 |- B89   A89 -| Address 34
         Address 33 |- B90   A90 -| Ground
             Ground |- B91   A91 -| Address 32
           Reserved |- B92   A92 -| Reserved
           Reserved |- B93   A93 -| Ground
             Ground |- B94   A94 -| Reserved
                    :------:------:

+5VB21

Description	+5V	+3.3V	Universal	Pin	Pin	+5V	+3.3V	Universal	Description
-12 VDC	-12V			B1	A1	TRST			Test Logic Reset
Test Clock	TCK			B2	A2	+12V			+12 VDC
Ground	GND			B3	A3	TMS			Test Mde Select
Test Data Output	TDO			B4	A4	TDI			Test Data Input
+5 VDC	+5V			B5	A5	+5V			+5 VDC
+5 VDC	+5V			B6	A6	INTA			Interrupt A
Interrupt	BINTB			B7	A7	INTC			Interrupt C
Interrupt	DINTD			B8	A8	+5V			+5 VDC
Reserved	PRSNT1			B9	A9	RESV01			Reserved VDC
+V I/O (+5V or +3.3V)	RES			B10	A10	+5V	+3.3V	SigRail	+V I/O (+5V or +3.3V)
??	PRSNT2			B11	A11	RESV03			Reserved VDC
Ground or Open (Key)	GND	(OPEN)	(OPEN)	B12	A12	GND03	(OPEN)	(OPEN)	Ground or Open (Key)
Ground or Open (Key)	GND	(OPEN)	(OPEN)	B13	A13	GND05	(OPEN)	(OPEN)	Ground or Open (Key)
Reserved VDC	RES			B14	A14	RESV05			Reserved VDC
Reset	GND			B15	A15	RESET			Reset
Clock	CLK			B16	A16	+5V	+3.3V	SigRail	+V I/O (+5V or +3.3V)
Ground	GND			B17	A17	GNT			Grant PCI use
Request	REQ			B18	A18	GND08			Ground
+V I/O (+5 V or +3.3 V)	+5V	+3.3V	SigRail	B19	A19	RESV06			Reserved VDC
Address/Data 31	AD31			B20	A20	AD30			Address/Data 30
Address/Data 29	AD29			B21	A21	+3.3V01			+3.3 VDC
Ground	GND			B22	A22	AD28			Address/Data 28
Address/Data 27	AD27			B23	A23	AD26			Address/Data 26
Address/Data 25	AD25			B24	A24	GND10			Ground
+3.3VDC	+3.3V			B25	A25	AD24			Address/Data 24
Command, Byte Enable 3	C/BE3			B26	A26	IDSEL			Initialization Device Select
Address/Data 23	AD23			B27	A27	+3.3V03			+3.3 VDC
Ground	GND			B28	A28	AD22			Address/Data 22
Address/Data 21	AD21			B29	A29	AD20			Address/Data 20
Address/Data 19	AD19			B30	A30	GND12			Ground
+3.3 VDC	+3.3V			B31	A31	AD18			Address/Data 18
Address/Data 17	AD17			B32	A32	AD16			Address/Data 16
Command, Byte Enable 2	C/BE2			B33	A33	+3.3V05			+3.3 VDC
Ground	GND13			B34	A34	FRAME			Address or Data phase
Initiator Ready	IRDY			B35	A35	GND14			Ground
+3.3 VDC	+3.3V06			B36	A36	TRDY			Target Ready
Device Select	DEVSEL			B37	A37	GND15			Ground
Ground	GND16			B38	A38	STOP			Stop Transfer Cycle
Lock bus	LOCK			B39	A39	+3.3V07			+3.3 VDC
Parity Error	PERR			B40	A40	SDONE			Snoop Done
+3.3 VDC	+3.3V08			B41	A41	SBO			Snoop Backoff
System Error	SERR			B42	A42	GND17			Ground
+3.3 VDC	+3.3V09			B43	A43	PAR			Parity AD0-31, C/BE0-3
Command, Byte Enable 1	C/BE1			B44	A44	AD15			Address/Data 15
Address/Data 14	AD14			B45	A45	+3.3V10			+3.3 VDC
Ground	GND18			B46	A46	AD13			Address/Data 13
Address/Data 12	AD12			B47	A47	AD11			Address/Data 11
Address/Data 10	AD10			B48	A48	GND19			Ground
GND=33MHz, High=66MHz	GND20	M66EN		B49	A49	AD9			Address/Data 9
Ground or Open (Key)	(OPEN)	GND	(OPEN)	B50	A50	(OPEN)	GND	(OPEN)	Ground or Open (Key)
Ground or Open (Key)	(OPEN)	GND	(OPEN)	B51	A51	(OPEN)	GND	(OPEN)	Ground or Open (Key)
Address/Data 8	AD8			B52	A52	C/BE0			Command, Byte Enable 0
Address/Data 7	AD7			B53	A53	+3.3V11			+3.3 VDC
+3.3 VDC	+3.3V12			B54	A54	AD6			Address/Data 6
Address/Data 5	AD5			B55	A55	AD4			Address/Data 4
Address/Data 3	AD3			B56	A56	GND21			Ground
Ground	GND22			B57	A57	AD2			Address/Data 2
Address/Data 1	AD1			B58	A58	AD0			Address/Data 0
+5 VDC	VCC08			B59	A59	+5V	+3.3V	SigRail	+V I/O (+5 V or +3.3 V)
Acknowledge 64 bit ???	ACK64			B60	A60	REQ64			Request 64 bit ???
+5 VDC	VCC10			B61	A61	VCC11			+5 VDC
+5 VDC	VCC12			B62	A62	VCC13			+5 VDC

Reserved	RES			B63	A63	GND			Ground
Ground	GND			B64	A64	C/BE[7]#			Command, Byte Enable 7
Command, Byte Enable 6	C/BE[6]#			B65	A65	C/BE[5]#			Command, Byte Enable 5
Command, Byte Enable 4	C/BE[4]#			B66	A66	+5V	+3.3V	SigRail	+V I/O (+5 V or +3.3 V)
Ground	GND			B67	A67	PAR64			Parity 64 ???
Address/Data 63	AD63			B68	A68	AD62			Address/Data 62
Address/Data 61	AD61			B69	A69	GND			Ground
+V I/O (+5V or +3.3V)	+5V	+3.3V	SigRail	B70	A70	AD60			Address/Data 60
Address/Data 59	AD59			B71	A71	AD58			Address/Data 58
Address/Data 57	AD57			B72	A72	GND			Ground
Ground	GND			B73	A73	AD56			Address/Data 56
Address/Data 55	AD55			B74	A74	AD54			Address/Data 54
Address/Data 53	AD53			B75	A75	+5V	+3.3V	SigRail	+V I/O (+5 V or +3.3 V)
Ground	GND			B76	A76	AD52			Address/Data 52
Address/Data 51	AD51			B77	A77	AD50			Address/Data 50
Address/Data 49	AD49			B78	A78	GND			Ground
+V I/O (+5V or +3.3V)	+5V	+3.3V	SigRail	B79	A79	AD48			Address/Data 48
Address/Data 47	AD47			B80	A80	AD46			Address/Data 46
Address/Data 45	AD45			B81	A81	GND			Ground
Ground	GND			B82	A82	AD44			Address/Data 44
Address/Data 43	AD43			B83	A83	AD42			Address/Data 42
Address/Data 41	AD41			B84	A84	+5V	+3.3V	SigRail	+V I/O (+5 V or +3.3 V)
Ground	GND			B85	A85	AD40			Address/Data 40
Address/Data 39	AD39			B86	A86	AD38			Address/Data 38
Address/Data 37	AD37			B87	A87	GND			Ground
+V I/O (+5V or +3.3V)	+5V	+3.3V	SigRail	B88	A88	AD36			Address/Data 36
Address/Data 35	AD35			B89	A89	AD34			Address/Data 34
Address/Data 33	AD33			B90	A90	GND			Ground
Ground	GND			B91	A91	AD32			Address/Data 32
Reserved	RES			B92	A92	RES			Reserved
Reserved	RES			B93	A93	GND			Ground
Ground	GND			B94	A94	RES			Reserved

PCI временные диаграммы:

            ___     ___     ___     ___     ___     ___
CLK     ___|   |___|   |___|   |___|   |___|   |___|   |___

        _______                                   _________
FRAME          |_________________________________|

                ______  _______  ______  ______  ______
AD      -------<______><_______><______><______><______>---
                Address  Data1    Data2   Data3   Data4

                ______  _______________________________
C/BE    -------<______><_______________________________>---
                Command   Byte Enable Signals

         ____________                                   ___
IRDY                 |_________________________________|

         _____________                                  ___
TRDY                  |________________________________|

         ______________                                 ___
DEVSEL                 |_______________________________|

PCI циклы передачи, 4 фазы данных, без ожидания. Данные передаются по переднему фронту CLK

                         [1]              [2]        [3]
            ___     ___     ___     ___     ___     ___     ___     ___
CLK     ___|   |___|   |___|   |___|   |___|   |___|   |___|   |___|   |__

        _______                                                  _________
FRAME          |________________________________________________|

                                   A               B               C
                ______           ______________  ______  _____________
AD      -------<______>---------<______________><______><_____________>---
                Address           Data1           Data2   Data3

                ______  ______________________________________________
C/BE    -------<______><______________________________________________>---
                Command   Byte Enable Signals

                                                         Wait
         ____________                                    _____         ___
IRDY                 |__________________________________|     |_______|

                        Wait            Wait
         ______________________         ______                         ___
TRDY                           |_______|      |_______________________|

         ______________                                                ___
DEVSEL                 |______________________________________________|

PCI циклы передачи с ожиданием. Данные передаются по переднему фронту CLK в точках, обозначенных A, B и C.

Шина PCI рассматривает все передачи как пакетную операцию. Каждый цикл начинается с фазы передачи адреса, за которой следуют одна или несколько фаз передачи данных. Фазы передачи данных могут повторяться неопределенно долго, но ограничены таймером, который определяет максимальное время, в течение которого устройство PCI может управлять шиной. Этот таймер устанавливается ЦП как часть пространства конфигурации. Каждое устройство имеет свой собственный таймер (см. Таймер задержки в конфигурационном пространстве). Те же строки используются для адреса и данных. Командные строки также используются для строк включения байтов.

Это делается для уменьшения общего количества контактов на разъеме PCI.

Командные строки (C / BE3 - C / BE0) указывают тип передачи по шине во время фазы адреса.

C/BE

Тип команды

Описание

0000

Interrupt Acknowledge

Контроллер прерываний автоматически распознает и реагирует на команду INTA (подтверждение прерывания). В фазе данных он переносит вектор прерывания на линии AD.

0001

Special Cycle

AD15-AD0	Description
0x0000	Processor Shutdown
0x0001	Processor Halt
0x0002	x86 Specific Code
0x0003-0xFFFF	Reserved

0010

I/O Read

Операция чтения/записи устройства ввода/вывода. Строки AD содержат адрес байта (AD0 и AD1 должны быть декодированы). Порты PCI I/O могут быть 8 или 16 бит. PCI допускает 32 бита адресного пространства. На совместимых с IBM компьютерах процессор Intel ограничен 16-битным объемом ввода-вывода, который дополнительно ограничен некоторыми ISA-картами, которые также могут быть установлены на компьютере (многие ISA-карты только декодируют более низкие 10 бит адресного пространства и таким образом, отражают себя во всем 16-битном пространстве ввода-вывода). Этот предел предполагает, что машина поддерживает слоты ISA или EISA в дополнение к слотам PCI.

Конфигурационное пространство PCI также может быть доступно через порты ввода-вывода 0x0CF8 (адрес) и 0x0CFC (данные). Порт адреса должен быть записан первым.

0011

I/O Write

0100

reserved

0101

reserved<

0110

Memory Read

Чтение или запись в пространство системной памяти. Линии AD содержат адрес двойного слова. AD0 и AD1 не нужно декодировать. Строки включения байта (C/BE) указывают, какие байты действительны.

0111

Memory Write

1000

reserved

1001

reserved

1010

Configuration Read

Чтение или запись в конфигурационное пространство PCI-устройства, длина которого составляет 256 байт. Доступ к нему осуществляется в единицах двойного слова.

AD0 и AD1 содержат 0, AD2-7 содержат адрес двойного слова, AD8-10 используются для выбора адресата блока неисправности, а остальные линии AD не используются.

Address     Bit 32      16   15           0

00          Unit ID        | Manufacturer ID
04          Status         | Command
08          Class Code               | Revision
0C          BIST  | Header | Latency | CLS
10-24            Base Address Register
28          Reserved
2C          Reserved
30          Expansion ROM Base Address
34          Reserved
38          Reserved
3C          MaxLat|MnGNT   | INT-pin | INT-line
40-FF       available for PCI unit

1011

Configuration Write

1100

Multiple Memory Read

Это расширение цикла шины считывания памяти. Он используется для чтения больших блоков памяти без кеширования, что полезно для длительного последовательного доступа к памяти.

1101

Dual Address Cycle

При использовании 64-битного адреса необходимы два адресных цикла, но существует только 32-разрядный физический адрес. Наименее значимая часть адреса сначала помещается в линии AD, за которой следуют наиболее значимые 32 бита. Второй цикл адресов также содержит команду для типа передачи (I/O, Memory и т.д.). Шина PCI поддерживает 64-битное адресное пространство ввода-вывода.

1110

Memory-Read Line

Этот цикл используется для чтения более чем в двух 32-битных блоках данных, обычно до конца строки кэша. Он более эффективен, чем обычные циклические обращения к памяти для длинной серии последовательных обращений к памяти.

1111

Memory Write and Invalidate

Это означает, что необходимо перенести минимум одну строку кеша. Это позволяет обновлять основную память, сохраняя цикл обратной записи кэша.

Если у Вас возникли вопросы, пишите
(If you have any questions, please contact)

664007, Russia, Irkutsk, Irkutskaya area, Deputatskaya 40, office "DARS",
tel +7 902 510 2827

664007, Россия, Иркутск, Иркутская область, Депутатская 40, офис "ДАРС",
тел +7 902 510 2827